 |
SMD Varistor với Điện áp ngược đỉnh cao được đánh giá cho SDRAM DDR5 16Gb A-Die hiệu quả
Thông tin chi tiết sản phẩm:
| Nguồn gốc: | Đông Hoản, Quảng Đông, Trung Quốc |
| Hàng hiệu: | UCHI |
| Chứng nhận: | SGS.MA.CTI.CQC |
| Số mô hình: | DDR5 16Gb A-Die SDRAM |
Thanh toán:
| Số lượng đặt hàng tối thiểu: | 10000 CÁI |
|---|---|
| Giá bán: | có thể đàm phán |
| chi tiết đóng gói: | Số lượng lớn / Băng |
| Thời gian giao hàng: | 5-7 ngày |
| Điều khoản thanh toán: | T / T, Paypal, Western Union, |
| Khả năng cung cấp: | 5000.000.000 chiếc mỗi tháng |
|
Thông tin chi tiết |
|||
| Dòng sản xuất: | Biến trở SMD | Dòng điện tối đa: | Khác nhau (ví dụ: lên đến vài ampe) |
|---|---|---|---|
| Công nghệ: | oxit kim loại | hấp thụ năng lượng: | Thông thường 0,1J đến 10J |
| Ứng dụng: | Bảo vệ chống sét trong các mạch điện tử | Định mức điện áp DC: | 385V |
| Tên hay: | Biến trở SMD 10D471K 470V 10% | kháng năng lượng: | 0,02JB 0,05J |
| Điện trở cách điện: | Thông thường> 100 MΩ | Phần cuối: | Gắn kết SMT đặc biệt |
| Nhiệt độ bảo quản: | -55 +125 | Điện áp biến thiên AC: | 175-385V |
| Điện áp biến trở: | 470V+/-10% | ||
| Làm nổi bật: | SMD Varistor cho SDRAM DDR5,Varistor điện áp ngược đỉnh cao,SMD Varistor tương thích với A-Die |
||
Mô tả sản phẩm
SDRAM DDR5 16Gb A-Die
1.1 Các tính năng chính
• Tuân thủ Tiêu chuẩn JEDEC;
• Nguồn điện: VDD/VDDQ = 1.1V (1.067V (-3%) đến 1.166V (+6%));
• Nguồn điện: VPP = 1.8V (1.746V (-3%) đến 1.908V (+6%));
• Gói tiêu chuẩn JEDEC: FBGA 82 bi cho x4/x8, FBGA 102 bi cho x16;
• Cấu hình mảng:
• 32 bank (8 nhóm bank, 4 bank cho mỗi nhóm bank) cho x4/x8;
• 16 bank (4 nhóm bank, 4 bank cho mỗi nhóm bank) cho x16;
• Kiến trúc tiền nạp 16n-bit;
• Độ dài Burst (BL): Hỗ trợ BL16, BC8 OTF, BL32 (Tùy chọn), BL32 OTF (Tùy chọn); • Độ trễ CAS (CL) có thể lập trình;
• Độ trễ ghi CAS (CWL) có thể lập trình;
Tắt đầu cuối trên chip (ODT) thông qua cài đặt thanh ghi chế độ: RTT_PARK, RTT_WR, RTT_NOM_WR, RTT_NOM_RD, DQS_RTT_PARK
Làm mới cùng bank và làm mới tất cả bank cho Chế độ làm mới thông thường và Chế độ làm mới với độ chi tiết nhỏ; • Chế độ làm mới với độ chi tiết nhỏ 2x (0°C ≤ TCase ≤ 85°C), 4x (85°C ≤ TCase ≤ 95°C) cho tRFC nhỏ hơn;
• Tín hiệu strobe dữ liệu vi sai hai chiều;
• Giao diện POD (Pseudo Open Drain) cho đầu vào/đầu ra dữ liệu, đầu vào lệnh và địa chỉ;
• Hỗ trợ Chế độ kiểm tra kết nối (TEN);
• VREF trên chip cho đầu vào dữ liệu, đầu vào lệnh/địa chỉ và chọn chip;
• CAI (Đảo ngược lệnh và địa chỉ);
• Hỗ trợ Chế độ 1N/2N cho Lệnh;
• Hỗ trợ Bộ cân bằng phản hồi quyết định (DFE) 4 tap;
• Hỗ trợ Loopback và Kiểm tra tỷ lệ lỗi bit;
• Hỗ trợ hPPR/sPPR; Hỗ trợ sPPR Do/undo/Lock;
• Chế độ huấn luyện:
• Huấn luyện VrefDQ / VrefCA / VrefCS
• Chế độ huấn luyện đọc
• Chế độ huấn luyện CA
• Chế độ huấn luyện CS
• Huấn luyện VREFDQ trên mỗi chân cắm
• Chế độ huấn luyện san lấp mặt bằng ghi
• Bộ điều chỉnh chu kỳ nhiệm vụ (DCA) cho Đọc - Toàn cục
• DCA (Bộ điều chỉnh chu kỳ nhiệm vụ) trên mỗi chân cắm cho Đọc - Trên mỗi chân cắm (DQ) • Khả năng địa chỉ hóa trên mỗi DRAM (PDA);
• Chế độ tiết kiệm năng lượng tối đa (MPSM);
• Lệnh đa mục đích (MPC);
• Đặt lại không đồng bộ khi bật nguồn;
Nhiệt độ vỏ hoạt động: 0°C ≤ TCase ≤ 95°C;
• Hỗ trợ chế độ tự động làm mới và tự làm mới;
• Chu kỳ làm mới trung bình:
• 3.9 μs/32ms, 8K chu kỳ ở 0°C ≤ TCase ≤ 85°C; • 1.95 μs/16ms, 8K chu kỳ ở 85°C < TCase ≤ 95°C;
Tiền tố và hậu tố đọc/ghi có thể lập trình;
• Mã kiểm tra dự phòng tuần hoàn (CRC) được hỗ trợ cho tính toàn vẹn dữ liệu đọc/ghi; • ECC trên chip;
• Tính trong suốt ECC và làm sạch lỗi;
• MBIST / mPPR;
• Chế độ Down Gear không được hỗ trợ;
• Chế độ kiểm tra bộ điều khiển đầu ra gói;
• Chế độ tự làm mới mảng một phần (PASR) không được hỗ trợ;
• Tuân thủ RoHS
Lưu ý:
Chức năng được mô tả và các thông số thời gian được bao gồm trong bảng dữ liệu này dành cho chế độ hoạt động có DLL được bật (hoạt động bình thường), trừ khi có quy định khác.
Thông số gói SDRAM DDR5
Chương này sẽ chủ yếu giới thiệu kích thước gói và sơ đồ chân trong các cấu hình x4/x8/x16 có thể giúp bạn khớp với thiết bị của mình.
Kích thước gói SDRAM DDR5 trên Trang 7
• Sơ đồ chân SDRAM DDR5 x8 Sử dụng MO-210-AN – 82 bi trên Trang 8 • Mô tả sơ đồ chân trên Trang 9
Muốn biết thêm chi tiết về sản phẩm này
